YADRO · Москва, Санкт-Петербург, Минск, Нижний Новгород · по договорённости
Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.
Чем предстоит заниматься:
Разработкой сложных функциональных модулей для ASIC на Verilog/SystemVerilog.
Мы ждем от будущего члена команды:
Опыт разработки RTL от 3 лет.
Знание Verilog/SystemVerilog.
Опыт использования RTL симулятора от 3 лет (any vendor).
Опыт использования Linux.
Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.
Опыт работы с системами контроля версий.
Дополнительно приветствуем:
Опыт разработки блоков помехоустойчивого кодирования.
Знание стандартов LTE/5G L1.
Опыт разработки и имплементации алгоритмов ЦОС.
Знакомство с методами верификации.
Опыт использования Python или MATLAB/Simulink.
Отклик ведёт на сайт работодателя. Бесплатная регистрация открывает отклик и разбор резюме.
10500+ вакансий от 1600+ компаний — в основном напрямую с карьерных сайтов и из Telegram-каналов. У 900+ из них есть контакт нанимающего: пишешь человеку, а не в общую очередь. Регистрация бесплатная — откроет контакты и подбор вакансий под твоё резюме.
